6502はアメリカ・MOSテクノロジー社の8ビットCPUである 。

Table of contents

1 概要 2 6502のレジスタセット 3 命令セット 3.1 主なアドレッシングモード 4 互換CPU

概要

比較的早期に情報が公開されたため、アメリカのホビーストの間ではポピュラーな存在となった。 レジスタを小さく、少なくし、ハードウェア規模を減らして高速化を図ったのではないかと見られるフシがある。
その代わりに、0から255番地までのメモリをレジスタ同様に使える、やたらとアドレッシングモードが豊富(インデックストインダイレクト、インダイレクトインデックストで動作が違う)など、かなり変わった設計だった。

最初、NMOSプロセスで生産されたが、後にCMOS版の65C02が登場した。65C02では、STZ（値$00のストア）やBRA（無条件相対分岐）といった命令が追加された。

Apple IIに搭載されて一躍有名になり、その後PET2001やVIC-1001、Commodore64等、主にCommodore社の製品で採用されているが、日本ではパソコン用のCPUとしてはそれほど普及しなかったようだ。

6502のレジスタセット

呼称	説明
P	プロセッサステータス
A	アキュムレータ
X	インデックスレジスタX
Y	インデックスレジスタY
PC	プラグラムカウンタ
S	スタックポインタ

• 6502のレジスタはPCが16ビットであることを除き、すべて8ビットである。
• スタックポインタも8ビットしかなく、スタック領域は1ページ（$0100～$01FF）の256バイトのみが使用可能。

• 命令はバイト単位で、1～3バイトの可変長命令である。
• 主な命令は、メモリまたはイミディエイト値からレジスタへのロード、レジスタからメモリへのストア、レジスタ間の転送、Aレジスタを用いた加減算・ビット論理演算・比較演算、絶対番地による無条件分岐、サブルーチン分岐・リターン、相対番地による条件分岐、スタックへのプッシュ・プル、Pレジスタへのセット・クリアなどがある。
• 加減算命令は、必ずキャリーを伴って行われるため、単に2値の加減算を行う場合には、必ずCLCまたはSEC命令でキャリーを初期化する必要がある。
• リセット直後は$FFFC番地に格納されたアドレス（RSTベクタ）から増加する方向に実行が行われる。また、スタックポインタはアドレスが減少する方向に自動的に減算されるため、スタックはメモリ下位番地に向かって伸びる。
• アセンブリ言語において、ニーモニックは必ず3文字で表記される。
• 豊富なアドレッシングモードを持つ。

互換CPU