| |
|
| Table of contents |
|
2 完全同期式回路 3 組合わせ回路 4 順序回路 5 用途 6 関連項目 |
論理回路の設計
小規模な場合は、論理素子記号で設計が可能であるが、大規模になると難しい。そのため、1990年代より大規模な回路の設計にはハードウェア記述言語が用いられている。また、集積回路技術の進歩に対応できるように、どのような素子を使用するかに独立なビヘイビアモデル（動作記述）による設計が行われる。
1990年代後半より、試作や少量生産の場合に論理回路をプログラムで書き換え可能なPLDやCPLD、FPGAなどが使用されるようになった。大量生産の場合はASICも使用される。
完全同期式回路
全体で共有するクロックを利用して動作のタイミングをあわせる回路である。とくに大規模な回路で広く用いられている。組合わせ回路
現在の入力のみで出力が決まる回路である。順序回路
過去の内部状態と取得時の入力信号とで出力が決まる回路である。ラッチ(フリップフロップ・レジスタ)
過去の入力信号の保持、制御信号による現在の入力信号の取得を行うものである。
カウンタ (Counter)
ある順序で出力の組み合わせが変化し、一定の周期で元の状態に戻るもので、ラッチとゲートとをいくつか組合わせたものである。
シーケンサ (Sequencer)
外部状況の変化にしたがって定義された演算・動作を行うもので、カウンタ・外部信号のラッチ・ゲートなどを組合わせて製作される。用途
コンピュータ、プログラマブルロジックコントローラ（PLC。工業用プロセス制御に用いられる）などは論理回路を用いて作られる。他の例としてデジタル信号処理プロセッサなどもそうである。